Disseny de Sistemes Integrats per a Processament Digital
Codi: 42839 Crèdits: 6| Titulació | Tipus | Curs |
|---|---|---|
| Enginyeria de Telecomunicació / Telecommunication Engineering | OB | 1 |
Professor/a de contacte
- Nom:
- Jordi Carrabina Bordoll
- Correu electrònic:
- jordi.carrabina@uab.cat
Equip docent
- Eloi Ramon Garcia
- Nil Franch Masdeu
- Waldo Nogueira Vazquez
Idiomes dels grups
Podeu consultar aquesta informació al final del document.
Prerequisits
Es requereixen coneixements elementals previs sobre SystemVerilog (evolució de Verilog) com a Llenguatge de descripció de Hardware. Per a aquells estudiants que no tinguin aquestes competències mínimes, oferirem sessions complementàries prèvies a l'inici del curs, ja sigui presencial (a programar) o on-line (per exemple, part de https://www.cadence.com/en_US/home/training/all-courses/82143.html).
Es recomanen coneixements sobre les següents matèries:
Processament digital de senyal
Disseny de Sistemes Electrònics
Sistemes i aplicacions electròniques
Objectius
(Aquesta matèria ha estat actualitzada per al curs 2025-26)
L' objectiu principal d'aquest curs és aprendre, comprendre i ser capaç de dissenyar sistemes electrònics per al processament digital de senyals amb l' enfocament en sistemes integrats.
Aquests sistemes estan compostos per circuits integrats que gestionen la seva computació i comunicació. L'estudi d' aquests sistemes integrats s'orientarà a les arquitectures habituals de processament digital de senyals, centrant-se en aplicacions d'acústica, àudio i processament de veu.
S'utilitzaran diferents metodologies de disseny segons el nivell d'abstracció (sistema, arquitectura, implementació).
S'utilitzaran els llenguatges de descripció de maquinari (HDL) per prototipar aquest sistemes als laboratoris sobre plaques electròniques amb dispositius reconfigurables FPGA.
Competències
- Capacitat de raonament crític i pensament sistemàtic, com mitjans per a tenir una oportunitat de ser originals en la generació, desenvolupament i/o aplicació d'idees en un context d'investigació o professional.
- Capacitat de treballar en equips interdisciplinaris.
- Capacitat per a utilitzar dispositius lògics programables, així com per dissenyar sistemes electrònics avançats, tant analògics com digitals
- Coneixement dels llenguatges de descripció maquinari per a circuits d'alta complexitat
- Mantenir una activitat proactiva i dinàmica respecte la millora continua.
- Que els estudiants sàpiguen aplicar els coneixements adquirits i la seva capacitat de resolució de problemes en entorns nous o poc coneguts dins de contextos més amplis (o multidisciplinaris) relacionats amb la seva àrea d'estudi.
- Que els estudiants sàpiguen comunicar les seves conclusions, així com els coneixements i les raons últimes que les fonamenten, a públics especialitzats i no especialitzats d'una manera clara i sense ambigüitats
- Que els estudiants siguin capaços d'integrar coneixements i enfrontar-se a la complexitat de formular judicis a partir d'una informació que, tot i ser incompleta o limitada, inclogui reflexions sobre les responsabilitats socials i ètiques vinculades a l'aplicació dels seus coneixements i judicis
Resultats d'aprenentatge
- Capacitat de raonament crític i pensament sistemàtic, com mitjans per a tenir una oportunitat de ser originals en la generació, desenvolupament i/o aplicació d'idees en un context d'investigació o professional.
- Capacitat de treballar en equips interdisciplinaris.
- Coneixement dels llenguatges de descripció maquinari per a circuits d'alta complexitat.
- Disenyar ASICs
- Dissenyar circuits integrats a partir de llenguatges de descripció de maquinari implementables mitjançant ASICs i/o FPGAs
- Mantenir una activitat proactiva i dinàmica respecte la millora continua.
- Que els estudiants sàpiguen aplicar els coneixements adquirits i la seva capacitat de resolució de problemes en entorns nous o poc coneguts dins de contextos més amplis (o multidisciplinaris) relacionats amb la seva àrea d'estudi.
- Que els estudiants sàpiguen comunicar les seves conclusions, així com els coneixements i les raons últimes que les fonamenten, a públics especialitzats i no especialitzats d'una manera clara i sense ambigüitats
- Que els estudiants siguin capaços d'integrar coneixements i enfrontar-se a la complexitat de formular judicis a partir d'una informació que, tot i ser incompleta o limitada, inclogui reflexions sobre les responsabilitats socials i ètiques vinculades a l'aplicació dels seus coneixements i judicis
- Utilitzar dispositius lògics programables digitals.
Continguts
1. Introducció al Disseny de Sistemes Integrats per al Processament Digital
Fonaments del Processament Digital del Senyal (Quantització, Mostreig, Transformada Z, Disseny Filer, Transformada Digital de Fourier)
Metodologies de disseny microelectrònic per ASIC i FPGA
2. Processament digital del senyal d'alt nivell
Introducció a l'Acústica, a l'Àudio Espacial, als sons de la parla i al processament de la parla
Models de filtre d'origen i Codificació de veu
Models perceptius i aparells auditius (audiòfons i implants coclears)
3. Adaptació per a la implementació d'algorismes de processament de senyal
Conversió de freqüència de mostreig asíncrona (ASRC) i Processament de baixa latència en temps real (buffers circulars)
Optimització d'algorismes (Transformada Ràpida de Fourier – Algorismes de Radix)
Algorismes de conversió de coma flotant a coma fixa
4. Metodologies de disseny de sistemes en un xip
Components virtuals (IP) i la seva connectivitat
SystemVerilog per a modelització i síntesi HDL
Tècniques de verificació: simulació HDL, Hardware-in-the-loop (HIL)
5. Implementació en sistemes integrats
Estructura dels chips: ASIC & FPGAs
Power Performance Analysis (PPA): àrea, velocitat i energia
Gestió del rellotge i l'energia
Prototipatge i industrialització
Laboratoris: Processament Digital del Senyal d'Àudio i Parla en Temps Real sobre FPGA
Activitats formatives i Metodologia
| Títol | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|
| Tipus: Dirigides | |||
| Classes Magistrals | 30 | 1,2 | 1, 3, 4, 5, 6, 7, 9, 10 |
| Sessions de Laboratori | 15 | 0,6 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Tipus: Supervisades | |||
| Realització de Treballs Individuals Temàtics | 10 | 0,4 | 1, 6, 7, 8, 9 |
| Tipus: Autònomes | |||
| Estudi | 69 | 2,76 | 1, 3, 4, 5, 6, 7, 9, 10 |
| Preparació i report d'activitats de laboratori | 20 | 0,8 | 1, 2, 3, 5, 7, 9, 10 |
El curs està principalment guiat per les classes magistrals dels professors de l'assignatura que utilitzaran intensivament el material docent (presentacions, documents, enllaços, eines i altres recursos) que estaran disponibles a través del campus virtual de la UAB (https://cv.uab.cat). Es realitzaran exercicis individuals (amb entregues al campus virtual) de temes específics.
Les classes de laboratori permetran aplicar i experimentar els conceptes adquirits sobre plataformes FPGA, àmpliament utilitzades a la indústria.
L'assistència serà obligatòria per a totes les sessions. Qualsevol falta d' assistència haurà de ser comunicada amb antelació al professor responsable, adjuntant els motius raonables justificats corresponents.
L'ús de la IA està permès en aquest curs i es recomana validar el seu resultat abans de presentar qualsevol informe ja que pot cometre errors greus que poden implicar avaluacions negatives.
Nota: Dins de l' horari establert pel centre o màster, es reservaran 15 minuts d' una classe perquè els estudiants avaluïn els seus professors i els seus cursos o mòduls a través de qüestionaris.
Nota: es reservaran 15 minuts d'una classe, dins del calendari establert pel centre/titulació, perquè els alumnes completin les enquestes d'avaluació de l'actuació del professorat i d'avaluació de l'assignatura.
Avaluació
Activitats d'avaluació continuada
| Títol | Pes | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|---|
| Entregues del treball de laboratori | 35% | 1 | 0,04 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Evaluació continuada (Part 1): examen | 25% | 2 | 0,08 | 3, 4, 5, 7, 8, 9, 10 |
| Evaluació continuada (Part 2): Exàmen | 25% | 2 | 0,08 | 1, 4, 6, 8 |
| Exercicis individuals (part 1) | 15% | 1 | 0,04 | 1, 6, 7, 8, 9 |
Aquesta assignatura no preveu el sistema d’avaluació única (no hi ha examen).
L' avaluació de l' alumnat utilitza l'avaluació contínua composta per les valoracions següents:
• Dos exàmens parcials per a cada part de l'assignatura, que donen un 25% de la nota final.
• Treball individual en exercicis temàtics (entregats al campus virtual), que suposa el 15% de la nota final
• Treball en equip al laboratori, programat en 5 sessions, amb l'obligació de lliurar els informes individuals corresponents. Cal una avaluació superior a 5 per aprovar el curs. Aquesta activitat aporta un 35% a la nota final de l'assignatura.
L' examen final permet als estudiants avaluar l'assoliment de les competències en un sol examen o recuperar les avaluacions parcials que van tenir una nota inferior a 3,5. Aquesta és també la nota mínima requerida per a aprovar qualsevol de les 2 parts l'assignatura i la nota mitjana d'ambdós exàmens no ha de ser inferior a 5.
Cal una qualificació final ponderada no inferior a 5 per aprovar l' assignatura.
Per obtenir MH caldrà que els alumnes tinguin una qualificació global superior a 8,5 amb les limitacions de la UAB (1MH/10alumnes). Com a criteri de referència, s'assignaran per ordre descendent.
No es tolerarà el plagi ni en els exàmens ni en les activitats individuals entregades al Campus Virtual. Tots els estudiants implicats en una activitat de plagi seran suspesos automàticament. S'assignarà una nota final no superior al 30%.
Es pot utilitzar SW de codi obert o llibreries disponibles, però s'han de referenciar en els informes corresponents.
L’estudiant rebrà una nota de “No Avaluable” en cas que:
- l'estudiant no hagi pogut ser avaluat en les activitats de laboratori per no haver-hi assistit o no haver entregat els corresponents informes sense causa justificada.
- l'estudiant no hagi realitzat un mínim del 50% de les activitats proposades en sessions tutoritzades.
- l'estudiant no hagi aprovat l'avaluació continuada ni realitzat l'examen final
Els estudiants repetidors podran "guardar" la seva qualificació en les activitats de laboratori però no en la resta d'activitats.
Bibliografia
Processament Digital de la Parla
- Peter Vary, Rainer Martin, Digital Speech Transmission: Enhancement, Coding and Error Concealment, John Wiley & Sons Inc, 2006. (New issue to appear during 2024).
- L.R. Rabiner and W. Schafer. 2007. Introduction to digital speech processing. http://cronos.rutgers.edu/~lrr/dsp%20design%20course/final_speech_paper_1_2008.pdf
- Xuedong Huang, Alex Acero, Hsiao-Wuen Hon, Spoken Language Processing: A Guide to Theory, Algorithm, and System Development, ISBN: 0130226165, Prentice Hall, 2001.
Audiopròtesis i Implants Coclears
- Harvey Dillon, Hearing Aids, ISBN 3131289414, Thieme, 2010
- Graeme Clark, Cochlear Implants: Fundamentals and Applications (Modern Acoustics and Signal Processing), ISBN 0387955836, Springer, 2013.
Disseny SoC & HDL
- Chakravarthi, V.S. A practical approach to VLSI system on chip (SoC) design: a comprehensive guide [on line]. Cham: SpringerCham,2020. Available at: https://link-springer-com.recursos.biblioteca.upc.edu/book/10.1007/978-3-030-23049-4. ISBN 9783030230494.
- P. Bricaud, M. Keating : “Reuse Methodology Manual for System-On-A-Chip Designs”
- Spear, C.; Tumbush, G. SystemVerilog for verification: a guide to learning the testbench language features [on line]. 3rd ed. New York,NY: Springer, 2012. Available at: https://link-springer-com.recursos.biblioteca.upc.edu/book/10.1007/978-1-4614-0715-7. ISBN 9781461407157.
- Vaibbhav Taraate, Digital logic design using Verilog : coding and RTL synthesis, Springer, ISBN 978-981-16-3198-6, 2022. Available at on-line through your UAB account https://bibcercador.uab.cat/
- Mehta, A.B. ASIC/SoC functional design verification [on line]. Springer, 2017 [Consultation: 11/06/2024]. Available on: https://link-springer-com.recursos.biblioteca.upc.edu/book/10.1007/978-3-319-59418-7. ISBN 9783319594187.
- Wile, B.; Goss, J.C.; Roesner, W. Comprehensive functional verification: the complete industry cycle [on line]. Elsevier/MorganKaufmann, 2005.Available at: https://ebookcentral-proquest-com.recursos.biblioteca.upc.edu/lib/upcatalunya-ebooks/detail.action?pqorigsite=primo&docID=234976. ISBN 9780080476643.
Sistemes Integrats i Encatats:
- Edward A. Lee and Sanjit A. Seshia, Introduction to Embedded Systems, A Cyber-Physical Systems Approach, Second Edition, MIT Press, ISBN 978-0-262-53381-2, 2017.Available at https://ptolemy.berkeley.edu/books/leeseshia/releases/LeeSeshia_DigitalV1_08.pdf
- I. Grout “Digital Systems Design with FPGAs and CPLDs”
- H.J.M. Veendrick “Nanometer CMOS: from ASICS to BASICS”, 2ª edición, Springer. 2017. Available at on-line through your UAB account https://bibcercador.uab.cat/
Programari
Els estudiants utilitzaran dues eines principals de processament de senyals d'alt nivell:
- Eines d’aplicació específica per a la gravació (smartphone o PC amb micròfon), a més d'Audacity SW per editar els sons (http://audacity.sourceforge.net/) i PRAAT (http://www.fon.hum.uva.nl/praat/) com a eina de processament de veu que inclou una gran varietat de funcions integrades
- Matlab/Simulink com a plataforma de propòsit general per a la construcció de models, transformació i generació de les descripcions de maquinari dels sistemes a implementar.
Les eines de disseny electrònic (EDA) associades als taulers FPGA d'Intel-Altera utilitzats en laboratoris que permeten:
- Especificació de sistemes digitals en llenguatges HDL
- Construcció d'arquitectures SoC per a processadors RISC (ARM, NIOS)
- Síntesi lògica i física de HDL
- Descàrrega de codi HW i SW del PC a la FPGA
- Execució de l'algorisme a la FPGA
Com a plataforma SoC-FPGA s'utilitzarà la DE1_SoC d'Intel Altera.
Els estudiants tindran accés gratuït, sota demanda, a cursos d'eina industrial EDA (CADENCE) útils per al seu currículum i formació, principalment per als temes 4 i 5.
https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/training/learning-maps.pdf
Grups i idiomes de l'assignatura
La informació proporcionada és provisional fins al 30 de novembre de 2025. A partir d'aquesta data, podreu consultar l'idioma de cada grup a través d’aquest enllaç. Per accedir a la informació, caldrà introduir el CODI de l'assignatura
| Nom | Grup | Idioma | Semestre | Torn |
|---|---|---|---|---|
| (TEmRD) Teoria (màster RD) | 1 | Anglès | segon quadrimestre | tarda |