Diseño de Sistemas Integrados para Procesado Digital
Código: 42839 Créditos ECTS: 6| Titulación | Tipo | Curso |
|---|---|---|
| 4313797 Ingeniería de Telecomunicación / Telecommunication Engineering | OB | 1 |
Contacto
- Nombre:
- Jordi Carrabina Bordoll
- Correo electrónico:
- jordi.carrabina@uab.cat
Equipo docente
- Eloi Ramon Garcia
- (Externo) Nil Franch Masdeu
- (Externo) Waldo Nogueira Vazquez
Idiomas de los grupos
Puede consultar esta información al final del documento.
Prerrequisitos
Es recomendable tener conocimientos de:
Procesado Digital de Señal
Diseño de Sistemas Electrónicos
Sistemas Digitales y Lenguages de Descripción del Hardware
Sistemas Electrónicos y Aplicaciones
Objetivos y contextualización
(Esta materia ha sido actualizada para el curso 2024-25)
El objetivo principal de este curso es aprender, comprender y ser capaz de diseñar sistemas electrónicos para el procesamiento digital de señales con el enfoque en sistemas integrados.
Estos sistemas están compuestos por circuitos integrados que gestionan su computación y comunicación. El estudio de estos sistemas integrados se orientará a las arquitecturas habituales de procesamiento digital de señales, centrándose en aplicaciones de acústica, audio y procesamiento de voz.
Se utilizarán diferentes metodologías de diseño según el nivel de abstracción (sistema, arquitectura, implementaciones) y se introducirán los lenguajes de descripción de hardware (HDL).
Para implementar este tipo de sistemas en los laboratorios, se utilizarán placas electrónicas con dispositivos reconfigurables FPGA.
Competencias
- Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
- Capacidad de trabajar en equipos interdisciplinarios
- Capacidad para utilizar dispositivos lógicos programables, así como para diseñar sistemas electrónicos avanzados, tanto analógicos como digitales
- Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad
- Mantener una actividad proactiva y dinámica respecto a la mejora continua
- Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
- Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
- Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades
Resultados de aprendizaje
- Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
- Capacidad de trabajar en equipos interdisciplinarios
- Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad.
- Diseñar ASICs
- Diseñar circuitos integrados a partir de lenguajes de descripción de hardware implementables mediante ASICs y/o FPGAs
- Mantener una actividad proactiva y dinámica respecto a la mejora continua
- Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
- Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
- Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades
- Utilizar dispositivos lógicos programables digitales.
Contenido
1. Introducción al Diseño de Sistemas Integrados para el Procesado Digital
Fundamentos del Procesamiento Digital de la Señal (Cuantización, Muestreo, Transformada Z, Diseño Filero, Transformada Digital de Fourier)
Metodologías de diseño microelectrónico para ASIC y FPGA
2. Procesamiento digital de la señal de alto nivel
Introducción a la Acústica y al Audio Espacial
Introducción a los sonidos del habla y al procesamiento del habla
Modelos de filtro de origen
Codificación de voz
Modelos perceptivos y aparatos auditivos (audífonos e implantes cocleares)
Algoritmos de mejora del habla y separación de fuentes
Audio espacial (introducción a la panorámica de amplitud basada en vectores y ambisónicos)
3. Adaptación para la implementación de algoritmos de procesamiento de señal
Conversión de frecuencia de muestreo asíncrona (ASRC)
Procesamiento de baja latencia en tiempo real (buffers circulares)
Optimización de algoritmos (Transformada Rápida de Fourier – Algoritmos de Radix)
Algoritmos de conversión de coma flotante a coma fija
Plataformas y bibliotecas para el procesamiento de audio y audífonos en tiempo real
4. Implementación en sistemas integrados
Estructura de los circuitos integrados: FPGAs
Modelado, simulación y síntesis HDL
Gestión del reloj y la energía
Verificación y prototipado
Laboratorios: Procesado Digital de la Señal de Audio y Habla sobre FPGA en Tiempo Real
Actividades formativas y Metodología
| Título | Horas | ECTS | Resultados de aprendizaje |
|---|---|---|---|
| Tipo: Dirigidas | |||
| Clases Magistrales | 30 | 1,2 | 1, 4, 5, 3, 6, 7, 8, 10 |
| Sesiones de laboratorio | 15 | 0,6 | 1, 2, 5, 3, 6, 7, 8, 9, 10 |
| Tipo: Supervisadas | |||
| Realización de Treballs Individuals Temáticos | 10 | 0,4 | 1, 6, 7, 8, 9 |
| Tipo: Autónomas | |||
| Estudio | 69 | 2,76 | 1, 4, 5, 3, 6, 7, 8, 10 |
| Preparación y reporte de actividades de laboratorio | 20 | 0,8 | 1, 2, 5, 3, 7, 8, 10 |
El curso está principalmente guiado por las clases magistrales de los profesores de la asignatura que utilizarán intensivamente el material docente (presentaciones, documentos, herramientas, enlaces y otros recursos) que estarán disponibles a través del campus virtual.
Se realizarán ejercicios individuales (con entregas en el campus virtual) de temas específicos.
Las clases de laboratorio permitiran aplicar y experimentar los conceptos adquiridos sobre plataformas FPGA ámpliamente utilizadas en la industria.
Nota: se reservarán 15 minutos de una clase dentro del calendario establecido por el centro o por la titulación para que el alumnado rellene las encuestas de evaluación de la actuación del profesorado y de evaluación de la asignatura o módulo.
Evaluación
Actividades de evaluación continuada
| Título | Peso | Horas | ECTS | Resultados de aprendizaje |
|---|---|---|---|---|
| Ejercicios individuales | 15% | 1 | 0,04 | 1, 6, 7, 8, 9 |
| Entregas del trabajo de laboratorio | 35% | 1 | 0,04 | 1, 2, 5, 3, 6, 7, 8, 9, 10 |
| Evaluación continua (Parte 1): examen | 25% | 2 | 0,08 | 4, 5, 3, 7, 8, 9, 10 |
| Evaluación continua (Parte 2): Examen | 25% | 2 | 0,08 | 1, 4, 6, 9 |
La evaluación del alumnado utiliza la evaluación continua compuesta por las siguientes valoraciones:
• Dos exámenes parciales para cada parte de la asignatura, que dan un 25% de la nota final.
• Trabajo individual en ejercicios temáticos (entregados en el campus virtual), que supone el 15% de la nota final
• Trabajo en equipo en el laboratorio, programado en 5 sesiones, con la obligación de entregar los informes individuales correspondientes. Se necesita una evaluación superior a 5 para aprobar el curso. Esta actividad aporta un 35% a la nota final de la asignatura.
El examen final permite a los estudiantes evaluar el logro de las competencias en un solo examen o recuperar las evaluaciones parciales que tuvieron una nota inferior a 3,5. Esa es también la nota mínima requerida para apruebar cualquiera de las 2 partes la asignatura y la nota media de ambos exámenes no debe ser inferior a 5.
Se requiere una calificación final ponderada no inferior a 5 para aprobar la asignatura.
Para obtener MH será necesario que los alumnos tengan una calificación global superior a 8,5 con las limitaciones de la UAB (1MH/10 alumnos). Como criterio de referencia, se asignarán por orden descendente.
No se tolerará el plagio ni en los exámenes ni en las actividades individuales que se entregan en el Campus Virtual. Se utilizarán las herramientas informáticas disponibles para verificar su existencia. Todos los estudiantes implicados en una actividad de plagio serán automáticamente suspendidos. Se les asignará una nota final no superior al 30%.
El estudiante recibirá una nota de "No Evaluable" en caso de que:
- el estudiante no haya podido ser evaluado en las actividades de laboratorio por no haber asistido o no haber entregado los correspondientes informes sin causa justificada.
- el estudiante no haya realizar un mínimo del 50% de las actividades propuestas en sesiones tutorizadas.
- el estudiante no haya realizado el examen de síntesis.
Los estudiantes repetidores podrán "guardar" su calificación en las actividades de laboratorio pero no las del resto de actividades.
Bibliografía
Procesamiento Digital del Habla
- Peter Vary, Rainer Martin, Digital Speech Transmission: Enhancement, Coding and Error Concealment, John Wiley & Sons Inc, 2006. (New issue to appear during 2024).
- L.R. Rabiner and W. Schafer. 2007. Introduction to digital speech processing. http://cronos.rutgers.edu/~lrr/dsp%20design%20course/final_speech_paper_1_2008.pdf
- Xuedong Huang, Alex Acero, Hsiao-Wuen Hon, Spoken Language Processing: A Guide to Theory, Algorithm, and System Development, ISBN: 0130226165, Prentice Hall, 2001.
Acústica y audio 3D
- Jens Blauert, Spatial Hearing: The Psychophysics of Human Sound Localization (Revised Edition), DOI: https://doi.org/10.7551/mitpress/6391.001.0001, ISBN electronic: 9780262268684, , The MIT Press, 1996.
- Franz Zotter, Matthias Frank, Ambisonics: A Practical 3D Audio Theory for Recording, Studio Production, Sound Reinforcement, and Virtual Reality, ISBN 3030172066, Springer, 2019.
- Agnieszka Roginska, Paul Geluso, The Art and Science of Binaural and Multi-Channel Audio, ISBN 9781138900004, Routledge, 2017.
Psicoacústica
- Brian Moore, An introduction to the Psychology of Hearing, 6th Edition, BRILL ACADEMIC PUB, 2006.Link:https://www.finearts.uvic.ca/~aschloss/course_mat/MUS%20511/articles/An%20Introduction%20to%20the%20Psychology%20of%20Hearing%20by%20Brian%20Moore%206th%20Edition.pdf
- Hugo Fastl, Eberhard Zwicker, Psychoacoustics, Facts and Models, ISBN 978-3-540-23159-2, DOI https://doi.org/10.1007/978-3-540-68888-4, Springer-Verlag Berlin, 2007.
Audioprótesis e Implantes Cocleares
- Harvey Dillon, Hearing Aids, ISBN 3131289414, Thieme, 2010
- Graeme Clark, Cochlear Implants: Fundamentals and Applications (Modern Acoustics and Signal Processing), ISBN 0387955836, Springer, 2013.
Sistemas Integrados y Empotrados:
- Edward A. Lee and Sanjit A. Seshia, Introduction to Embedded Systems, A Cyber-Physical Systems Approach, Second Edition, MIT Press, ISBN 978-0-262-53381-2, 2017.Available at https://ptolemy.berkeley.edu/books/leeseshia/releases/LeeSeshia_DigitalV1_08.pdf
- Vaibbhav Taraate, Digital logic design using Verilog : coding and RTL synthesis, Springer, ISBN 978-981-16-3198-6, 2022. Available at on-line through your UAB account https://bibcercador.uab.cat/
- I. Grout “Digital Systems Design with FPGAs and CPLDs”
- P. Bricaud, M. Keating : “Reuse Methodology Manual for System-On-A-Chip Designs”
- H.J.M. Veendrick “Nanometer CMOS: from ASICS to BASICS”, 2ª edición, Springer. 2017. Available at on-line through your UAB account https://bibcercador.uab.cat/
Software
Se utilizarán las herramientas de diseño electrónico (EDA) asociadas a las placas FPGA de Intel-Altera utilizadas en los laboratorios que permiten:
- Especificación de sistemas digitales en lenguajes HDL
- Construcción de arquitecturas SoC para procesadores RISC (ARM, NIOS)
- Síntesis lógica y física de HDL
- Descarga de código HW i SW del PC en la FPGA
- Ejecución del algoritmo en la FPGA
Como plataforma SoC-FPGA se utilitzará la DE1_SoC de Intel Altera.
Los estudiantes tendrán accéso gratuito, bajo peticion, a cursos de las herramientas EDA industriales (CADENCE) útiles paraa su formación y currículum, principalmente para los temas 3 y 4.
https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/training/learning-maps.pdf
Lista de idiomas
La información sobre los idiomas de impartición de la docencia se puede consultar en el apartado de CONTENIDOS de la guía.