Diseño de Sistemas Integrados para Procesado Digital
Código: 42839 Créditos ECTS: 6| Titulación | Tipo | Curso | Semestre |
|---|---|---|---|
| 4313797 Ingeniería de Telecomunicación | OB | 1 | 2 |
Contacto
- Nombre:
- Jordi Carrabina Bordoll
- Correo electrónico:
- jordi.carrabina@uab.cat
Idiomas de los grupos
Puede consutarlo a través de este enlace. Para consultar el idioma necesitará introducir el CÓDIGO de la asignatura. Tenga en cuenta que la información es provisional hasta el 30 de noviembre del 2023.
Equipo docente
- Raimon Casanova Mohr
- David Castells Rufas
- Marc Codina Barbera
Prerrequisitos
Es recomendable tener conocimientos de:
Diseño de Sistemas Electrónicos
Sistemas Digitales y Lenguages de Descripción del Hardware
Sistemas Electrónicos y Aplicaciones
Arquitectura de Computadoras
Objetivos y contextualización
El objectivo principal del curso es el aprenendizaje, comprensión y capacitación en el diseño de sistemas electrónicos para procesado digital con el foco en los sistemas embedded. Estos sistemas están centrados en los circuitos integrados (o SoC de Systems on a chip) que gestionan la computación y comunicación requeridas. El estudio de estos sistemas se orientará a las arquitecturas de procesado digital usuales en la electrónica moderna: single-core (i.e. redes de sensores IoT inalámbricas), multi-core (i.e. dispositivos multimedia) y many core (p.e. computación de altas prestaciones); y para los diferentes modelos de computación: flujo de datos y reactivos. Se utilizaran diferentes metodologías de diseño en función del nivel de abstracción (físico, lógico, arquitectural, sistema). Se introduciran los lenguajes de descripción de hardware (HDL) y los componentes virtuales (IPs). Para la implementación de los sistemas integrados digitales en el laboratorio se utilizaran placas con dispositivos reconfigurables FPGA.
Competencias
- Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
- Capacidad de trabajar en equipos interdisciplinarios
- Capacidad para utilizar dispositivos lógicos programables, así como para diseñar sistemas electrónicos avanzados, tanto analógicos como digitales
- Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad
- Mantener una actividad proactiva y dinámica respecto a la mejora continua
- Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
- Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
- Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades
Resultados de aprendizaje
- Capacidad de razonamiento crítico y pensamiento sistemático, como medios para tener la oportunidad de ser originales en la generación, desarrollo y/o aplicación de ideas en un contexto de investigación o profesional.
- Capacidad de trabajar en equipos interdisciplinarios
- Conocimiento de los lenguajes de descripción hardware para circuitos de alta complejidad.
- Diseñar ASICs
- Diseñar circuitos integrados a partir de lenguajes de descripción de hardware implementables mediante ASICs y/o FPGAs
- Mantener una actividad proactiva y dinámica respecto a la mejora continua
- Que los estudiantes sean capaces de integrar conocimientos y enfrentarse a la complejidad de formular juicios a partir de una información que, siendo incompleta o limitada, incluya reflexiones sobre las responsabilidades sociales y éticas vinculadas a la aplicación de sus conocimientos y juicios
- Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio
- Que los estudiantes sepan comunicar sus conclusiones y los conocimientos y razones últimas que las sustentan a públicos especializados y no especializados de un modo claro y sin ambigüedades
- Utilizar dispositivos lógicos programables digitales.
Contenido
1. Introducción al Diseño de Sistemas Integrados para Procesado Digital
Conceptos fundamentales del Internet de las Cosas (IoT)
Clasificación of Chips según su Eficiencia Energética
Especificaciones Funcionales y Requerimientos de Prestaciones
Ecosistema Microelectrónico Global
2. Diseño a Nivel de Sistema
Componentes de los Sistemas Ciber-Físicos
Modelado del Mundo Real
Entornos de Simulación: Ptolemy
Modelos de Computación y su implementación digital
Casos de Ejemplo
3. Metodologías de diseño para Systems-on-a-Chip
Metodologías de Diseño Microelectrónico ASIC y FPGA
Lenguages de Descripción de Hardware para modelado, simulación y sintesis de bloques digitales
Componentes Virtuales (IPs) y Patentes
4. Diseño de Sistemas Integrados Digitales: Conceptos y Herramientas
ASIC Process Design Kit (PDK): Bibliotecas de celdas CMOS digitales y componentes FPGA
Herramientas EDA de back-end
PCBs y Printed Electronics para plataformas empotradas
Laboratorio: Procesado Digital Integrado sobre FPGAs
Metodología
El curso está principalmente guiado por las clases magistrales de los profesores de la asignatura que utilizarán intensivamente el material docente (presentaciones, documentos, herramientas, enlaces y otros recursos) que estarán disponibles a través del campus virtual.
Se realizarán ejercicios individuales (con entregas en el campus virtual) de temas específicos y se seleccionará un artículo científico-tecnológico (según el interés de cada alumno) que le permitirá familiarizarse y evaluar el conocimiento disponible en publicaciones especializadas.
Las clases de laboratorio permitiran aplicar y experimentar los conceptos adquiridos sobre plataformas FPGA ámpliamente utilizadas en la industria.
Se prevé 2 seminarios que se pueden ampliar o reducir en función de la actividad durante curso, y que permitirán una mayor profundidad en temas específicos.
Opcionalmente, para alumnos con conocimientos previos en sistemas embebidos y/o VHDL y/0 FPGA se propondrá la participación en competiciones internacionales de empresas de sistemas embebidos. La participación en la competición internacional substituirá las actividades de laboratorio.
Nota: se reservarán 15 minutos de una clase dentro del calendario establecido por el centro o por la titulación para que el alumnado rellene las encuestas de evaluación de la actuación del profesorado y de evaluación de la asignatura o módulo.
Actividades
| Título | Horas | ECTS | Resultados de aprendizaje |
|---|---|---|---|
| Tipo: Dirigidas | |||
| Clases Magistrales | 22 | 0,88 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Seminarios Temàticos | 4 | 0,16 | 1, 4, 6, 7, 8, 9 |
| Sesiones de laboratorio | 15 | 0,6 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Tipo: Supervisadas | |||
| Realización de Treballs Individuals Temáticos | 14 | 0,56 | 1, 6, 7, 8, 9 |
| Tipo: Autónomas | |||
| Estudio | 69 | 2,76 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Preparación y reporte de actividades de laboratorio | 20 | 0,8 | 1, 2, 3, 5, 7, 8, 10 |
Evaluación
El curso se estructura en 2 partes que se evalúa con procedimientos distintos: la primera parte corresponde a los temas 1, 2 y 3 y la segunda parte al tema 4.
La evaluación utiliza la evaluación continua compuesta por dos evaluaciones parciales:
• Un examen parcial para la primera parte de la asignatura, correspondientes a 2/3 partes de la asignatura en el aula, que da el 33% de la calificación final
• Trabajos individuales en ejercicios temáticos (que se entregan en los campus virtual) para la segunda parte de la asignatura, que da el 17% de la de la calificación final
El examen final permite evaluar la consecución de las competencias de las clases presenciales en el aula en un único examen o recuperar las evaluaciones parciales que han tenido una evaluación inferior a 3,5. Ésta es la calificación mínima a alcanzar en cada una de las dos partes del examen final para realizar la media, que debe dar un valor no inferior a 5 para aprobar la asignatura.
Adicionalmente, la calificación final tiene dos contribuciones adicionales:
• Trabajo en equipo en el laboratorio, programado en 4 o 5 sesiones con la obligación de entregar los correspondientes informes (de forma individual). Es obligatoria una evaluación superior a 5 para aprobar la asignatura. Esta actividad contribuye en un 35% a la calificación final del curso.
• Trabajos individuales en ejercicios temáticos de la primera parte del curso y la revisión crítica de un artículo científico-tecnológico en la segunda. Esta actividad contribuye en un 15% a la calificación final del curso.
La participación en una competición internacional de empresas de sistemas embedded sustituirá a las actividades de laboratorio.
Una nota final ponderada no inferior al 5 es suficiente para superar el curso.
Para obtener MH será necesario que los alumnos tengan una calificación global superior a 8,5 con las limitaciones de la UAB (1MH/10 alumnos). Como criterio de referencia, se asignarán por orden descendente.
No se tolerará el plagio ni en los exámenes ni en las actividades individuales que se entregan en el Campus Virtual. Se utilizarán las herramientas informáticas disponibles para verificar su existencia. Todos los estudiantes implicados en una actividad de plagio serán automáticamente suspendidos. Se les asignará una nota final no superior al 30%.
El estudiante recibirá una nota de "No Evaluable" en caso de que:
- el estudiante nohaya podido ser evaluado en las actividades de laboratorio y de aprendizaje basado en problemas por no haber asistido o no haber entregado los correspondientes informes sin causa justificada.
- el estudiante no haya realizar un mínimo del 50% de las actividades propuestas en sesiones tutorizadas.
- el estudiante no haya realizado el examen de síntesis.
Los estudiantes repetidores podrán "guardar" su calificación en las actividades de laboratorio y de aprendizaje basado en problemas pero no las del resto de actividades.
Actividades de evaluación continuada
| Título | Peso | Horas | ECTS | Resultados de aprendizaje |
|---|---|---|---|---|
| Ejercicios individuales (parte 1) y revisión crítica de un artículo Científico-Tecnológico (parte 2) | 15% | 1 | 0,04 | 1, 6, 7, 8, 9 |
| Entregas del trabajo de laboratorio | 35% | 1 | 0,04 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Evaluación continua (Parte 1): examen | 33% | 2 | 0,08 | 3, 4, 5, 7, 8, 9, 10 |
| Evaluación continua (Parte 2): Ejercicios individuales | 17% | 2 | 0,08 | 1, 4, 6, 9 |
Bibliografía
Referencias principales:
Edward A. Lee and Sanjit A. Seshia, Introduction to Embedded Systems, A Cyber-Physical Systems Approach, Second Edition, MIT Press, ISBN 978-0-262-53381-2, 2017.
Available at https://ptolemy.berkeley.edu/books/leeseshia/releases/LeeSeshia_DigitalV1_08.pdf
Maribel Fernandez, Models of Computation: An Introduction to Computability Theory, Springer, ISBN 978-1-84882-433-1, 2009.
Vaibbhav Taraate , Digital logic design using Verilog : coding and RTL synthesis, Springer, ISBN 978-981-16-3198-6, 2022
Available at on-line thrrough your UAB account https://bibcercador.uab.cat/
H.J.M. Veendrick “Nanometer CMOS: from ASICS to BASICS”, 2ª edición, Springer. 2017.
Available at on-line thrrough your UAB account https://bibcercador.uab.cat/
Referencias addicionales:
F. Balarin et al.: “Hardware-Software Co-Design of Embedded Systems: The POLIS Approach”
L. Terés, Y. Torroja, S. Olcoz, E. Villar: “VHDL: Lenguaje estándar de diseño electrónico”
Rajsuman, Rochit ."System-on-a-Chip: Design and Test"
P. Bricaud, M. Keating : “Reuse Methodology Manual for System-On-A-Chip Designs”
I. Grout “Digital Systems Design with FPGAs and CPLDs”
Acceso a tecnologías y herramientas de diseño microlectrónico en Europa:
http://www.europractice.com/
Ejemplo de competición internacional
http://www.innovatefpga.com/portal/
https://www.openhw.eu/
Software
Se utilizarán las herramientas de diseño electrónico (EDA) asociadas a las placas FPGA de Intel-Altera utilizadas en los laboratorios que permiten:
- Especificación de sistemas digitales en lenguajes HDL
- Construcción de arquitecturas SoC para procesadores RISC (ARM, NIOS)
- Síntesis lógica y física de HDL
- Descarga de código HW i SW del PC en la FPGA
- Ejecución del algoritmo en la FPGA
Como plataforma SoC-FPGA se utilitzará la DE1_SoC de Intel Altera.
Los estudiantes tendrán accéso gratuito, bajo peticion, a cursos de las herramientas EDA industriales (CADENCE) útiles paraa su formación y currículum, principalmente para los temas 3 y 4.
https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/training/learning-maps.pdf