Disseny de Sistemes Integrats per a Processament Digital
Codi: 42839 Crèdits: 6| Titulació | Tipus | Curs | Semestre |
|---|---|---|---|
| 4313797 Enginyeria de Telecomunicació | OB | 1 | 2 |
Professor/a de contacte
- Nom:
- Jordi Carrabina Bordoll
- Correu electrònic:
- jordi.carrabina@uab.cat
Idiomes dels grups
Podeu accedir-hi des d'aquest enllaç. Per consultar l'idioma us caldrà introduir el CODI de l'assignatura. Tingueu en compte que la informació és provisional fins a 30 de novembre de 2023.
Equip docent
- Raimon Casanova Mohr
- David Castells Rufas
- Marc Codina Barbera
Prerequisits
És recomanable tenir coneixements de:
Disseny de Sistemes electrònics
Sistemes Digitals i Llenguatges de Descripció del Hardware
Sistemes Electrònics i Aplicacions
Arquitectura de Processadors
Objectius
L'objectiu principal del curs és l'aprenentatge, comprensió i capacitació en el disseny de sistemes electronics per a processament digital amb el focus en els sistemes embedded d'aplicació específica. Aquest sistemes estan centrats en els circuits integrats (o SoC de Systems on a chip) que gestionen la computació i comunicació que s'implemented majoritáriament amb components relas i virtuals digitals. L'estudi d'aquests sistemes s'orientarà a les arquitectures de processament digital usuals a l'electrònica moderna: single-core (p.e. xarxes de sensors IoT sense fils), multi-core (p.e. dispositius multimedia) i many core (p.e. computació d'altes prestacions); i per als diferents models de computació: flux de dades i reactius. S'utilitzaran diferentes metodologies de diseny en funció del nivell de abstracció (físic, lògic, arquitectural, sistema). S'introduiran els llenguatges de descripció de hardware (HDL) i els components virtuals (IPs). Per a la implementació dels sistemes integrals digitals al laboratori es faran servir plaques amb circuits reconfigurables FPGA.
Competències
- Capacitat de raonament crític i pensament sistemàtic, com mitjans per a tenir una oportunitat de ser originals en la generació, desenvolupament i/o aplicació d'idees en un context d'investigació o professional.
- Capacitat de treballar en equips interdisciplinaris.
- Capacitat per a utilitzar dispositius lògics programables, així com per dissenyar sistemes electrònics avançats, tant analògics com digitals
- Coneixement dels llenguatges de descripció maquinari per a circuits d'alta complexitat
- Mantenir una activitat proactiva i dinàmica respecte la millora continua.
- Que els estudiants siguin capaços d'integrar coneixements i enfrontar-se a la complexitat de formular judicis a partir d'una informació que, tot i ser incompleta o limitada, inclogui reflexions sobre les responsabilitats socials i ètiques vinculades a l'aplicació dels seus coneixements i judicis
- Que els estudiants sàpiguen aplicar els coneixements adquirits i la seva capacitat de resolució de problemes en entorns nous o poc coneguts dins de contextos més amplis (o multidisciplinaris) relacionats amb la seva àrea d'estudi.
- Que els estudiants sàpiguen comunicar les seves conclusions, així com els coneixements i les raons últimes que les fonamenten, a públics especialitzats i no especialitzats d'una manera clara i sense ambigüitats
Resultats d'aprenentatge
- Capacitat de raonament crític i pensament sistemàtic, com mitjans per a tenir una oportunitat de ser originals en la generació, desenvolupament i/o aplicació d'idees en un context d'investigació o professional.
- Capacitat de treballar en equips interdisciplinaris.
- Coneixement dels llenguatges de descripció maquinari per a circuits d'alta complexitat.
- Disenyar ASICs
- Dissenyar circuits integrats a partir de llenguatges de descripció de maquinari implementables mitjançant ASICs i/o FPGAs
- Mantenir una activitat proactiva i dinàmica respecte la millora continua.
- Que els estudiants siguin capaços d'integrar coneixements i enfrontar-se a la complexitat de formular judicis a partir d'una informació que, tot i ser incompleta o limitada, inclogui reflexions sobre les responsabilitats socials i ètiques vinculades a l'aplicació dels seus coneixements i judicis
- Que els estudiants sàpiguen aplicar els coneixements adquirits i la seva capacitat de resolució de problemes en entorns nous o poc coneguts dins de contextos més amplis (o multidisciplinaris) relacionats amb la seva àrea d'estudi.
- Que els estudiants sàpiguen comunicar les seves conclusions, així com els coneixements i les raons últimes que les fonamenten, a públics especialitzats i no especialitzats d'una manera clara i sense ambigüitats
- Utilitzar dispositius lògics programables digitals.
Continguts
1. Introducció al Disseny de Sistemes Integrats per Processament Digital
Conceptes essencials de l'Internet dels Objectes (IoT)
Classificació of Xips segons la seva Eficiència Energètica
Especificacions Funcionals i Prestacions
Ecosistema Microelectrònic Global
2. Disseny a Nivell de Sistema
Components dels Sistemes Ciber-Físics
Modelat del Món Real
Entorns de Simulació: Ptolemy
Models de Computació i la seva implementació digital
Casos de Exemple
3. Metodologies de Disseny per a Systems-on-a-Chip
Metodologies de Disseny Microelectrònic ASIC i FPGA
Llenguatges de Descripció de Hardware per a modelat, simulació i síntesi de blocs digitals
Components Virtuals (IPs) i Patents
4. Disseny Físic de Xips
ASIC Process Design Kit (PDK): Biblioteques de cel·les CMOS digitals i components FPGA
Eines EDA (Electronic Design Automation) de back-end
PCBs i Printed Electronics per a Plataformes Embedded
Laboratori: Processament Digital Integrat sobre FPGA
Metodologia
El curs està principalment guiat per les classes magistrals dels professors de l'assignatura que utilitzaran intensivament el material docent (presentacions, documents, enllaços, eines i altres recursos) que estaran disponibles a través del campus virtual.
Es realitzaran exercicis individuals (amb entregues al campus virtual) de temes específics i es seleccionarà un article científico-tecnològic (segons l'interés de cada alumne) que li permetrà familiaritzar-se i avaluar el coneixement que es pot adquirir a travès de publicacions especialitzades.
Les classes de laboratori permetran aplicar i experimentar els conceptes adquirits sobre plataformes FPGA àmpliament utilitzades a la indústria.
Hi ha previstos 2 seminaris, que es poden ampliar o reduir en funció de l'activitat a l'aula durant curs, i que permetran una major profunditat en temes específics.
Opcionalment, per a alumnes amb coneixements avançats en sistemes embedded i/o HDL i/0 FPGA es proposarà la participació en competicions internacionals d'empreses de sistemes embedded. La participació en la competició internacional substituirà les activitats de laboratori.
Nota: es reservaran 15 minuts d'una classe, dins del calendari establert pel centre/titulació, per a la complementació per part de l'alumnat de les enquestes d'avaluació de l'actuació del professorat i d'avaluació de l'assignatura/mòdul.
Activitats formatives
| Títol | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|
| Tipus: Dirigides | |||
| Classes Magistrals | 22 | 0,88 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Seminaris Temàtics | 4 | 0,16 | 1, 4, 6, 7, 8, 9 |
| Sessions de Laboratori | 15 | 0,6 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Tipus: Supervisades | |||
| Realització de Treballs Individuals Temàtics | 14 | 0,56 | 1, 6, 7, 8, 9 |
| Tipus: Autònomes | |||
| Estudi | 69 | 2,76 | 1, 3, 4, 5, 6, 7, 8, 10 |
| Preparació i report d'activitats de laboratori | 20 | 0,8 | 1, 2, 3, 5, 7, 8, 10 |
Avaluació
El curs s'estructura en 2 parts que s'avalua amb procediments diferents: La primera part correspon als temes 1, 2 i 3 i la segona part al tema 4.
L'avaluació dels alumnes utilitza l'avaluació continuada composada per dues avaluacions parcials:
• Un examen parcial per a la primera part de l'assugnatura, corresponents a 2/3 parts de l'assignatura a l'aula, que dona el 33% de la qualificació final
• Treballs individuals en exercicis temàtics (que s'entreguen als campus virtual) per a la segona part de l'assignatura, que dona el 17% de la de la qualificació final
L'examen final permet avaluar l'assoliment de les competencies de les classes presencials a l'aula en un únic examen o recuperar les avaluacions parcials que han tingut una avaluació inferior a 3,5. Aquesta és la qualificació mínima que cal assolir a cadascuna de les dues part de l'exament final per fer la mitja, que ha de donar un valor no inferior a 5 per aprovar l'assignatura.
Addicionalment, la qualificació final te dues contribucions addicionals:
• Treball en equip al laboratori, programat en 4 o 5 sessions amb l'obligació d'entregar els corresponents informes (de manera individual). Es obligatori una avaluació superior a 5 per aprovar l'assignatura. Aquesta activitat contribueix en un 35% a la qualificació final del curs.
• Treballs individuals en exercicis temàtics de la primera part del curs i la revisió crítica d'un article científico-tecnologic en la segona. Aquesta activitat contribueix en un 15% a la qualificació final del curs.
La participació en una competició internacional d'empreses de sistemes embedded substituirà les activitats de laboratori.
Una nota final ponderada no inferior al 5 és suficient per superar el curs.
Per obtenir MH caldrà que els alumnes tinguin una qulificacióglobalsuperior a 8,5 amb les limitacions de la UAB (1MH/10alumnes). Com a criteri de referència, s'assignaràn per ordre descendent.
No es tolerarà el plagi ni en els examens ni en les activitats individuals en tregades al Campus Virtual. En aquest cas, s'utilitzaran les eines informàtiques disponibles per verificar-ne l'existencia. Tots els estudiants implicats en una activitat de plagi seran suspesos automàticament. S'assignarà una nota final no superior al 30%.
L’estudiant rebrà una nota de “No Avaluable” en cas que:
- l'estudiant no hagi pogut ser avaluat en les activitats de laboratori i d'aprenentatge basat en problemes per no haver-hi assistit o no haver entregat els corresponents informes sense causa justificada.
- l'estudiant no hagi realitzat un mínim del 50% de les activitats proposdes en sessions tutoritzades.
- l'estudiant no hagi aprovat l'avaluació continuada ni realitzat l'examen final
Els estudiants repetidors podran "guardar" la seva qualificació en les activitats de laboratori però no en la resta d'activitats.
Activitats d'avaluació continuada
| Títol | Pes | Hores | ECTS | Resultats d'aprenentatge |
|---|---|---|---|---|
| Entregues del treball de laboratori | 35% | 1 | 0,04 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
| Evaluació continuada (Part 1): examen | 33% | 2 | 0,08 | 3, 4, 5, 7, 8, 9, 10 |
| Evaluació continuada (Part 2): Exercicis individuals | 17% | 2 | 0,08 | 1, 4, 6, 9 |
| Exercicis individuals (part 1) i revisió crítica d'un artícle científico-tecnològic (part 2) | 15% | 1 | 0,04 | 1, 6, 7, 8, 9 |
Bibliografia
Edward A. Lee and Sanjit A. Seshia, Introduction to Embedded Systems, A Cyber-Physical Systems Approach, Second Edition, MIT Press, ISBN 978-0-262-53381-2, 2017.
Available at https://ptolemy.berkeley.edu/books/leeseshia/releases/LeeSeshia_DigitalV1_08.pdf
Maribel Fernandez, Models of Computation: An Introduction to Computability Theory, Springer, ISBN 978-1-84882-433-1 e-ISBN 978-1-84882-434-8, 2009.
F. Balarin et al.: “Hardware-Software Co-Design of Embedded Systems: The POLIS Approach”
Rajsuman, Rochit ."System-on-a-Chip: Design and Test"
P. Bricaud, M. Keating : “Reuse Methodology Manual for System-On-A-Chip Designs”
I. Grout “Digital Systems Design with FPGAs and CPLDs”
H.J.M. Veendrick “Nanometer CMOS: from ASICS to BASICS”, 2ª edición, Springer. 2017.
Accés a tecnologies i eines de disseny microlectrònic a Europa:
http://www.europractice.com/
Exemple de competició internacional
http://www.innovatefpga.com/portal/
https://www.openhw.eu/
Programari
Les eines de disseny electrònic (EDA) associades als taulers FPGA d'Intel-Altera utilitzats en laboratoris que permeten:
- Especificació de sistemes digitals en llenguatges HDL
- Construcció d'arquitectures SoC per a processadors RISC (ARM, NIOS)
- Síntesi lògica i física de HDL
- Descàrrega de codi HW i SW del PC a la FPGA
- Execució de l'algorisme a la FPGA
Com a plataforma SoC-FPGA s'utilitzarà la DE1_SoC d'Intel Altera.
Els estudiants tindran accés gratuït, sota demanda, a cursos d'eina industrial EDA (CADENCE) útils per al seu currículumi i formació, principalment per als temes 3 i 4.
https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/training/learning-maps.pdf