Titulació | Tipus | Curs | Semestre |
---|---|---|---|
2500895 Enginyeria Electrònica de Telecomunicació | OB | 3 | 1 |
Es recomana tenir aprovades les assignatures de primer curs de programació i haver cursat Sistemes digitals i VHDL de segon curs.
L'objectiu principal de l'assignatura és introduir l'alumne en el disseny de sistemes electrònics mixtes:
- Aprendre el disseny i ús dels sistemes electrònics sobre sistema embegut.
- Construcció de sistemes electrònics mixtes amb FPGA/PSoC
- Profunditzar en la descripció del hardware a partir de llenguatges d'alt nivell.
1. Introducció: sistemes encastats, circuits programables, sistemes embeguts.
2. FPGA's i PSoC. Arquitectures i aplicacions.
3. Interfície amb el món real. Sensors i actuadors
4. Perifèrics en SoCs:
- Arquitectures d'adquisició de senyal basades en ADC.
- Ports d'entrada/sortida.
- Protocols de comunicació usuals en SoC.
- Filtres digitals.
5. Llenguatges de descripció del hardware per a la creació de components.
- Verilog
6. Descomposició hardware/software. Consideracions i tècniques.
7. Sistema operatiu en SoC
Classes de teoria:
Exposicions a pissarra de la part teòrica del temari de l’assignatura. Es donen els coneixements bàsics de la assignatura i indicacions de com completar i aprofundir en els continguts.
Seminaris de problemes:
Es treballen els coneixements científics i tècnics exposats en les classes magistrals. Es resolen problemes i es discuteixen casos pràctics. Amb els problemes es promou la capacitat d'anàlisi i síntesi, el raonament crític, i s'entrena l'estudiant en la resolució de problemes.
La metodologia seguida en problemes és la següent: es lliuren exercicis complerts que s'han de resoldre. En classe es fa una revisió dels dubtes que han sorgit.
Pràctiques:
Les pràctiques es realitzen durant el curs i serveixen per aprofundir en els coneixements pràctics de la matèria.
Tot i que les pràctiques seran individuals, segons la pràctica sempre que sigui possible es treballarà amb grups de 2 estudiants.
En les pràctiques l'alumne haurà de desenvolupar els hàbits de pensament propis de la matèria i de treball en grup.
Nota: es reservaran 15 minuts d'una classe, dins del calendari establert pel centre/titulació, per a la complementació per part de l'alumnat de les enquestes d'avaluació de l'actuació del professorat i d'avaluació de l'assignatura/mòdul.
Títol | Hores | ECTS | Resultats d'aprenentatge |
---|---|---|---|
Tipus: Dirigides | |||
Classes teòriques | 26 | 1,04 | 3, 4, 6, 8, 12 |
Seminaris | 12 | 0,48 | 3, 4, 6, 12 |
Tipus: Supervisades | |||
Pràctiques | 12 | 0,48 | 9, 11 |
Tipus: Autònomes | |||
Estudi | 80 | 3,2 |
L'avaluació de l'assignatura es descompon en els següents ítems:
Avaluació continuada:
1. Proves d'avaluació continuada. Les proves d'avaluació continauda tenen un pes entre el 50% i el 60% en la nota final de l'assignatura. Les proves, entre elles, tenen el mateix pes. Cal tenr una nota mínima de 3.5 per a poder fer promig en proves parcials.
2. Activitats de laboratori. El pes en el total de l'assignatura és del 40%. És indispensable aprovar-les per a aprovar l'assignatura. No hi ha mecanisme establert de recuperació de pràctiques.
3. L'entrega de problemes de classe (avaluació opcional) pot suposar un 10% en la nota final.
Prova final
Hi ha una prova d'avaluació final per recuperar la/les part/s d'avaluació amb prova/es continuada suspesa/es o per pujar nota. En aquest darrer cas, la nota final serà la que s'obtingui en aquesta darrera prova.
Consideracions
Les dates de les proves d'avaluació continuada es fixen a inici de curs, i no tenen data de recuperació en cas d'inassistència.
Tota modificació que s'hagi de produir en aquesta previsió d'avaluació deguda a circumstàncies no previstes, serà comunicada de forma addient als alumnes utilitzant el medi de comunicació establert a començament de curs.
Títol | Pes | Hores | ECTS | Resultats d'aprenentatge |
---|---|---|---|---|
Pràctiques | 40 | 12 | 0,48 | 1, 2, 7, 10, 11, 13 |
Teoria | 60 | 8 | 0,32 | 3, 4, 5, 6, 8, 9, 12 |
Per a les pràctiques s'utilitza l'entorn de desenvolupament PSoC Creator (Cypress)
Per a la modelització i simulció amb Verilog s'empra Modelsim (Intel)