Titulación | Tipo | Curso | Semestre |
---|---|---|---|
4313797 Ingeniería de Telecomunicación / Telecommunication Engineering | OB | 1 | 2 |
Es recomendable tener conocimientos de:
Diseño de Sistemas Electrónicos
Sistemas Digitales y Lenguages de Descripción del Hardware
Sistemas Electrónicos y Aplicaciones
El objectivo principal del curso es el aprenendizaje, comprensión y capacitación en el diseño de sistemas electrónicos con el foco en los sistemas embedded. Estos sistemas están centrados en los circuitos integrados (o SoC de Systems on a chip)que gestionan la capacidad de computación y la comunicación por protocolos cableados o inalámbricos. El estudio de estos sistemas se orientará a las arquitecturas de procesado digital usuales en la electrónica moderna: single-core (i.e. redes de sensores inalámbricas), multi-core (i.e. dispositivos multimedia) y many core (p.e. computación de altas prestaciones); y para los diferentes modelos de computación: flujo de datos y reactivos. Los sistemas digitales integran asi mismo componentes no digitales com son sensores, actuadores, analógicos, RF y reguladores. Se estudiaran las diferentes tecnologías de fabricación disponibles en el mercado, desde las tecnologías de silicio hasta los nuevos procesos en electrónica flexible y orgánica, y se utilitzarán plataformas FPGA para la implementación de los sistemas integrados digitales en el laboratorio.
1. Introducción al Diseño de Sistemas Integrados para Procedo Digital
Conceptos básicos de los Sistemas Ciber-Físicos
Especificaciones Funcionales
Diseño Centrado en el Usuario
Requerimientos de Prestaciones
2. Metodologías de Diseño de Circuitos Integrados
Metodologías de Diseño ASIC y FPGA
Modelado, simulación y sintesis en VHDL
Diseño de Sistemas a Alto Nivel
3. Tecnologías de Implementación de Sistemas Integrados
Bibliotecas de celdas CMOS digitales
Herramientas EDA
Tecnologías de Fabricación de Circuitos Integrados
Industrialitzación; IPs y Patentes
Printed Electronics y PCBs d’Altas Prestaciones
4. Diseño de Systems-on-a-Chip
Modelos de Computación y Programación Avanzada
Arquitecturas SoC y MPSoC
Plataformas Empotradas
Verificación, Prototipado y Test
Laboratorio: Procesado Digital Integrado sobre FPGAs
El curso está principalmente guiado por las clases magistrales de los profesores de la asignatura que utilitzarán intensivamente el material docente (presentaciones y documentos) que estarán disponibles a través del campus virtual.
Se prevéen 2 seminarios que se pueden ampliar en función de la actividad paralela durante curs, y que permitiran una mayor profundidad en temas específicos.
Las clases de laboratorio permitiran aplicar y experimentar los conceptos adquiridos sobre plataformas FPGA ámpliamente utilizadas en la industria.
En función del interés de cada alumno se seleccionará un artículo científico-tecnológico que le permitirá familiarizarse y evaluar el conocimiento disponible en revistas y publicaciones especializadas.
Opcionalmente, para alumnos con conocimientos previos en sistemas embebidos y/o VHDL y/0 FPGA se propondrá la participación en competiciones internacionales de empresas de sistemas embebidos. La participación en la competición internacional substituirá las actividades de laboratorio y revisión crítica.
Título | Horas | ECTS | Resultados de aprendizaje |
---|---|---|---|
Tipo: Dirigidas | |||
Clases Magistrales | 22 | 0,88 | 1, 3, 4, 5, 6, 7, 8, 10 |
Seminarios Temàticos | 4 | 0,16 | 1, 4, 6, 7, 8, 9 |
Sesiones de laboratorio | 15 | 0,6 | 1, 2, 3, 5, 6, 7, 8, 9, 10 |
Tipo: Supervisadas | |||
Selección y Seguimento de un artículo científico-tecnológico personalizado | 14 | 0,56 | 1, 6, 7, 8, 9 |
Tipo: Autónomas | |||
Estudio | 69 | 2,76 | 1, 3, 4, 5, 6, 7, 8, 10 |
Preparación y evaluación de actividades de laboratorio | 20 | 0,8 | 1, 2, 3, 5, 7, 8, 10 |
La evaluación de los alumnos utilitzará el modelo de evaluación continua y la nota final del curso se calcula mediante la ponderación de la tabla anterior que contiene:
• Examen final que contendrà conceptos teòricos y ejercicios. Es necesario obtener una evaluación superior a 5.
• Trabajo en equipo en el laboratorio, programado en 5 sesiones con la obligación de entregar los correspondientes informes (de forma individual). Es obligatorio para pasar le evaluación del curso.
• Trabajo individual sobre la revisión crítica de un artículo científico-tecnológico
• La participación en una competición internacional de empresas de sistemas embebidos substituirá las actividades de laboratorio y revisión crítica.
Para obtener MH será necesario que los alumnos tengan una qulificació global superior a 8,5 con las limitaciones de la UAB (1MH /
10alumnes). Como criterio de referencia se asignan por orden descendente.
Una nota final ponderada no inferior al 50% es suficiente para superar el curso, siempre que se alcance una puntuación superior a un tercio
de la gama las 4 notas.
No se tolerará el plagio. Todos los estudiantes implicados en una actividad de plagio serán suspendidos automáticamente. Se asignará una
nota final no superior al 30%.
Un estudiante que no haya conseguido una nota media ponderada suficiente suficiente, puede optar por solicitar actividades de reparación de
la asignatura en las siguientes condiciones:
- el estudiante debe haber participado en las actividades de laboratorio y de aprendizaje basado en problemas
- el estudiante debe tener un promedio ponderado final superior al 30%, y
- el estudiante no debe haber fallado en ninguna actividad por culpa del plagio.
El estudiante recibirá una nota de "No Evaluable" en caso de que:
- el estudiante nohaya podido ser evaluado en las actividades de laboratorio y de aprendizaje basado en problemas por no haber asistido o no
haber entregado los correspondientes informes sin causa justificada.
- el estudiante no haya realizar un mínimo del 50% de las actividades propuestas en sesiones tutorizadas.
- el estudiante no haya realizado el examen de síntesis.
Los estudiantes repetidores podrán "guardar" su calificación en las actividades de laboratorio y de aprendizaje basado en problemas pero no
las del resto de actividades.
Título | Peso | Horas | ECTS | Resultados de aprendizaje |
---|---|---|---|---|
Entregas del trabajo de laboratorio | 35% | 1 | 0,04 | 2, 3, 5, 6, 7, 8, 9, 10 |
Prueba de evaluación continua (1º parcial) | 25% | 2 | 0,08 | 3, 4, 5, 7, 8, 10 |
Prueba de evaluación continua(2º parcial) | 25% | 2 | 0,08 | 3, 4, 5, 7, 8, 10 |
Revisión crítica de un artículo Científico-Tecnológico personalizado | 15% | 1 | 0,04 | 1, 6, 7, 8, 9 |
F. Balarin et al.: “Hardware-Software Co-Design of Embedded Systems: The POLIS Approach”
Rajsuman, Rochit ."System-on-a-Chip: Design and Test"
P. Bricaud, M. Keating : “Reuse Methodology Manual for System-On-A-Chip Designs”
L. Terés, Y. Torroja, S. Olcoz, E. Villar: “VHDL: Lenguaje estándar de diseño electrónico”
I. Grout “Digital Systems Design with FPGAs and CPLDs”
H.J.M. Veendrick “Nanometer CMOS: from ASICS to BASICS”, 2ª edición, Springer. 2017.
http://www.europractice.com/
Ejemplo de competición internacional http://www.innovatefpga.com/portal/